[Updated on Apr. 18] Integration of CiNii Articles into CiNii Research

Development of High-Speed Evolvable Pattern Recognition Hardware Using Dynamic and Partial Reconfiguration

Bibliographic Information

Other Title
  • FPGAの動的部分再構成を利用した進化型高速パターン認識ハードウェア(計算機システム)
  • FPGAの動的部分再構成を利用した進化型高速パターン認識ハードウェア
  • FPGA ノ ドウテキ ブブン サイコウセイ オ リヨウ シタ シンカガタ コウソク パターン ニンシキ ハードウェア

Search this article

Abstract

再構成可能集積回路と進化計算を用いて構成される進化型ハードウェアに動的部分再構成の機能を適用する.これにより,現実のパターン認識問題で環境の変化等により認識対象のデータに変化が生じた場合でも,即座に動的部分再構成を行い,環境の変化に適応することで常に高い認識精度を保つことができるシステムを提案する.また,パターン認識進化型ハードウェアの高速・高認識精度という特徴を損なうことなく,動的部分再構成を適用することにより,再構成中もパターン認識動作を止めることがない,ノンストップシステムを構築する.FPGA(Field Programmable Gate Array)を用いて提案手法に基づくシステムの実装をソナースペクトル認識を題材に行い,本研究の有効性を示す.提案手法は,従来のシステムよりも30倍以上高速なリコンフィギュレーションサイクルを実現し,現実のパターン認識問題にも十分対応できることを示す.

Journal

Citations (1)*help

See more

References(18)*help

See more

Related Articles

See more

Related Data

See more

Related Books

See more

Related Dissertations

See more

Related Projects

See more

Related Products

See more

Details

Report a problem

Back to top