著者名,書名,版表示,出版者名,出版年,シリーズ名,番号,ISBN,ISSN,URL
"安岡, 貴志",Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ,,CQ出版,2010,デザインウェーブムック,,9784789831086,,https://cir.nii.ac.jp/crid/1130000794034918400