書誌事項
- タイトル別名
-
- Chip Level Substrate Noise Analysis Method with Substrate and Digital Noise Injection Models
- キバン トウカ カイロ ト ロンリ カイロ ノ ザツオン ハッセイ モデル オ モチイタ チップレベル キバン ザツオン カイセキ シュホウ
この論文をさがす
説明
基板のモデル化方法としてF行列を用いた基板等価回路作成法, 及び雑音注入モデルとしてコンパクトな時分割寄生容量列モデルを用いたチップレベルの基板雑音解析手法を開発した。本手法を用いることにより, 高速で精度の高い基板雑音波形の評価をおこなうことができる。通常のCMOS及び低雑音理論方式のディジタル回路を搭載した0.6μmCMOS, 4.5mm角の評価チップに対し基板雑音波形の解析を行った。解析精度は100ps-100μV分解能の実測結果と比較し, 平均で10%程度であった。
収録刊行物
-
- 映像情報メディア学会技術報告
-
映像情報メディア学会技術報告 25.54 (0), 1-8, 2001
一般社団法人 映像情報メディア学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1390282679504419584
-
- NII論文ID
- 110003689267
-
- NII書誌ID
- AN1059086X
-
- ISSN
- 24241970
- 13426893
-
- NDL書誌ID
- 5949098
-
- 本文言語コード
- ja
-
- データソース種別
-
- JaLC
- NDL
- CiNii Articles
-
- 抄録ライセンスフラグ
- 使用不可