MPPEG2 MP@ML/HLリアルタイムエンコーダVLSIチップセットのアーキテクチャとその実装
Bibliographic Information
- Other Title
-
- MPPEG2 MP ML HL リアルタイムエンコーダ VLSI チップセット ノ アーキテクチャ ト ソノ ジッソウ
Search this article
Journal
-
- 画像電子学会誌 = The journal of the Institute of Image Electronics Engineers of Japan : visual computing, devices & communications
-
画像電子学会誌 = The journal of the Institute of Image Electronics Engineers of Japan : visual computing, devices & communications 28 (1), 26-40, 1999-02
東京 : 画像電子学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290885253632128
-
- NII Article ID
- 10010067159
-
- NII Book ID
- AN00041650
-
- ISSN
- 02859831
-
- NDL BIB ID
- 4985996
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles