PCIバスに付加する再構成可能ボードの試作評価

書誌事項

タイトル別名
  • Design and Implementation of Reconfigurable PCI card

この論文をさがす

抄録

Field Progammable Gate Array(FPGA)等の再構成可能デバイスを用いて多くの応用プログラムの実行時間を短縮できるが,パーソナル・コンピューティングへの適用に関しては依然検討課題が多い.個人用途ではコスト面から再構成可能な論理規模が制約され,汎用バスの性能からデータ転送幅や遅延時間が制限される.これらの制限とハードウェア化による利益を定量的に評価するためPCIバス用再構成可能ボートを試作した.ハードウェアの単純化によりコストを抑え,再構成時間を1〜1Omsに短縮して小規模応用にも適用可能とする.大規模応用ではボートを複数使用するか実行中に構成を変更して対処する.133 Mhz Pentiumプロセッサ搭載のUnixシステムに付加して,遅延時間0.33〜0.45μ sec,転送幅8〜42 MB/s という評価結果を得た.

収録刊行物

被引用文献 (2)*注記

もっと見る

参考文献 (17)*注記

もっと見る

詳細情報

  • CRID
    1570572702385606656
  • NII論文ID
    110003294423
  • NII書誌ID
    AN10013323
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ