CiNii Researchの本公開について

Logic-in-Memory VLSI circuit for Fully Paralle Nearest Pattern Matching Based on Floating-Gate-MOS Pass-Transistor Logic

書誌事項

タイトル
Logic-in-Memory VLSI circuit for Fully Paralle Nearest Pattern Matching Based on Floating-Gate-MOS Pass-Transistor Logic
著者
Takahiro Hanyu, Shunichi Kaeriyama, Michitaka Kameyama

収録刊行物

被引用文献 (0)

もっと見る

参考文献 (0)

もっと見る

関連論文

もっと見る

関連研究データ

もっと見る

関連図書・雑誌

もっと見る

関連博士論文

もっと見る

関連プロジェクト

もっと見る

関連その他成果物

もっと見る

詳細情報

  • CRID
    1010000781888423425
  • 資料種別
    journal article
  • データソース種別
    • KAKEN
ページトップへ