本研究では，量子プロセッサの量子ビットが今後増加することを見据えた量子ビットの制御に必要な古典デジタル処理回路の設計空間探索を行うことを目的とする．プログラマブルな量子コンピュータを実現するためには，プログラム（量子回路）を実行時にデコード，スケジューリングする必要がある．要求される命令発行スループットは量子ビット数に応じて増加する．そのため，今後搭載量子ビット数が増加すると古典処理が量子ゲート操作のスループットを律速しかねない．そこで，量子，古典それぞれの基本アーキテクチャを定義した上で古典処理の性能および電力モデリングに基づき設計空間探索を行う．
