Research for secure processors based on the microarchitectural state modeling
-
- TANIMOTO TERUO
- Principal Investigator
- 九州大学
About this project
- Japan Grant Number
- JP19K20235
- Funding Program
- Grants-in-Aid for Scientific Research
- Funding organization
- Japan Society for the Promotion of Science
- Project/Area Number
- 19K20235
- Research Category
- Grant-in-Aid for Early-Career Scientists
- Allocation Type
-
- Multi-year Fund
- Review Section / Research Field
-
- Basic Section 60040:Computer system-related
- Research Institution
-
- Kyushu University
- Project Period (FY)
- 2019-04-01 〜 2022-03-31
- Project Status
- Completed
- Budget Amount*help
- 4,160,000 Yen (Direct Cost: 3,200,000 Yen Indirect Cost: 960,000 Yen)
Research Abstract
計算機システムをマイクロアーキテクチャ攻撃から守るため，プロセッサ内部状態変化のモデリングに基づく高セキュリティ化手法を確立する．マイクロアーキテクチャ攻撃とは悪意ある命令列の実行により機密情報の取得や権限昇格などを行う攻撃である．これらの攻撃が成立する本質的理由はプロセッサの様々な高速化手法が内部状態に副作用（ソフトウェアからは直接観測できない内部状態の変化）を持つことである．そこで，本研究では命令実行の依存グラフ表現を拡張することで，機密情報の露見につながる内部状態のモデリング方法を確立し，内部状態から機密情報の露見防止への活用を目指す．
Details 詳細情報について
-
- CRID
- 1040282257001269632
-
- Text Lang
- ja
-
- Data Source
-
- KAKEN