キャッシュを用いたレジスタ・マップ表の回路面積削減

情報処理学会 Web Site

書誌事項

タイトル別名
  • Area-efficient Register Map Table Using a Cache
  • キャッシュ オ モチイタ レジスタ ・ マップヒョウ ノ カイロ メンセキ サクゲン

この論文をさがす

説明

SMTの普及により，近年，レジスタ・マップ表は肥大化する傾向にある．マップ表は，通常，マルチポートRAMで構成される．同じくマルチポートRAMであるレジスタ・ファイルに対しては，小容量のキャッシュを用いて回路面積を削減する手法が提案されているが，この手法をマップ表に適用した例はまだない．また，この手法は，マルチポートRAMの回路面積を削減する一般的な手法，たとえばマルチバンク化などとの比較がまったく行われていなかった．そこで今回，小容量のキャッシュを用いる手法をマップ表に適用し，マルチバンク化した場合との比較を行った．本稿ではその結果を報告する．

Area of register map tables is growing up in recent processors following the spread of SMT technologies. Register map tables are usually implemented with multi-port RAMs as well as register files. In order to reduce area of register files, a technique which uses a small cache has been proposed, but it has never been applied to register map tables. Moreover, the technique has never been compared with other techniques which aim to reduce area of multi-port RAM. This paper shows the result when both techniques are applied to register map tables.

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ