書誌事項
- タイトル別名
-
- Input Pattern Parallel Logic Simulation of Combinatorial Circuits Using GP-GPU
- GPGPU ニ ヨル クミアワセ ロンリ カイロ ノ ニュウリョク パタン ヘイレツ ロンリ シミュレーション
この論文をさがす
抄録
大規模論理回路の設計検証やテスト生成において，大規模組み合わせ論理回路の論理シミュ レーションが必要となる．これを高速化するために，数百の演算ユニット（コア）を利用でき るGPGPU技術を用いて大量の入力パタンを並列に処理する論理シミュレーション手法を提案する．ISCASのベンチマーク回路の論理シミュレーションで提案手法により約12～18倍高速化することができた．
収録刊行物
-
- 京都産業大学論集. 自然科学系列
-
京都産業大学論集. 自然科学系列 42 63-70, 2013-03
京都産業大学
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1050001338392078848
-
- NII論文ID
- 110009660364
- 120005382124
-
- NII書誌ID
- AA11923897
-
- HANDLE
- 10965/886
-
- NDL書誌ID
- 024362260
-
- ISSN
- 13483323
-
- 本文言語コード
- ja
-
- 資料種別
- departmental bulletin paper
-
- データソース種別
-
- IRDB
- NDL
- CiNii Articles