BDDに基づく光論理回路における双対端子を利用した面積と電力の削減手法

情報処理学会

抄録

集積ナノフォトニクスに基づく光論理回路は非常に高速な動作を実現することができるために近年注目を集めている．光の高速性を活かした論理合成手法として BDD に基づく手法が注目されているが，回路中に多数存在するスプリッタが原因で消費電力が非常に大きくなる課題がある．BDD に基づく光論理回路では双対な入力端子が余っている．この端子を活用してスプリッタを削減する手法を提案する．提案手法により，回路の遅延を増加させることなく，面積を削減しながら消費電力を大幅に削減できることを示す．ISCAS'85 ベンチマーク回路に LUT ベースの FPGA テクノロジーマッパーを適用して得られる 10 入力関数を用いた実験を行い，提案手法によりベストケースでは消費電力が 2 桁程度削減されることを示す．

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1050011097116456576
  • NII論文ID
    170000185150
  • Web Site
    http://id.nii.ac.jp/1001/00212516/
  • 本文言語コード
    ja
  • 資料種別
    conference paper
  • データソース種別
    • IRDB
    • CiNii Articles

問題の指摘

ページトップへ