データ駆動型仮想ハードウェアにおける自動ページ分割手法

情報処理学会 Web Site 被引用文献1件 参考文献24件

書誌事項

タイトル別名
  • データ クドウガタ カソウ ハードウェア ニ オケル ジドウ ページ ブンカツ シュホウ
  • Automatic Page Partitioning Algorithms for Data Driven Virtual Hardware
  • 並列処理アーキテクチャ

この論文をさがす

抄録

データ駆動型仮想ハードウェアWASMIIは，データ駆動に基づく制御によってマルチコンテキストFPGA上の回路を入れ替えることで，ハードウェアを仮想化するシステムである．WASMIIでアプリケーションを実行する場合には，まず与えられたデータフローグラフをFPGAのサイズのページに分割する作業が必要になる．そこで，本稿はこのページ分割手法について述べる．まず，実行時に各ページがデッドロックを起こさないように分割する方法の枠組みを示し，これに並列化の抽出と通信の削減を目的とした2種類のノード割当て法を組み合わせ，PBP（Parallelism Based Partitioning）とTBP（Transfer-alleviation Based Partitioning）を提案する．そして，これらをWASMIIコンパイラに実装し，実際のアプリケーションに適用した結果をシミュレーションにより評価する．得られた結果を既存の分割法を用いた場合と比較したところ，たとえば逐次的にトークンを転送するハードウェアモデルにおいては，最大14.7%の性能向上が見られた．また，最悪ケースの性能についても，既存の手法に比べて最大18.7%の改善が認められた．

WASMII is a virtual hardware system based on a multi-context FPGA with a data driven reconfiguration mechanism.In WASMII, a large scale dataflow graph which exceeds the limit of the hardware resources is divided into some subgraphs and executed on a multi-context FPGA.In this paper, automatic page partitioning algorithms for data driven virtual hardware are discussed.First, we show a basic algorithm that can partition a graph so as not to cause a deadlock.Then two node choosing algorithms,one aims to extract high degree of parallelism and the other focuses on the communication overhead,are shown to carry out PBP (Parallelism Based Partitioning) and TBP (Transfer-alleviation Based Partitioning).The proposed algorithms are implemented into a WASMII compiler and applied to practical applications for evaluation.The results of simulation show that proposed algorithms can achieve up to 14.7% performance improvement compared to existing partitioning algorithms on a sequential token transfer model.It is also shown that the worst case performance is improved by up to 18.7%.

収録刊行物

被引用文献 (1)*注記

もっと見る

参考文献 (24)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ