プレディケーティング：VLIWマシンにおける投機的実行のためのアーキテクチャ上の支援

情報処理学会 Web Site 被引用文献5件 参考文献21件

書誌事項

タイトル別名
  • プレディケーティング VLIW マシン ニ オケル トウキテキ ジッコウ ノ
  • Predicating : An Architecural Support for Speculative Execution in a VLIW Machine
  • 並列処理

この論文をさがす

抄録

VLIWマシンは 並列性を高める最適な命令スケジューリングにより 高い性能を達成する可能性を持っている. しかし 並列性を高めるために必要な投機的実行がコンパイラだけでは実現することが難しいという問題がある. 本論文では コンパイラによる投機的実行に対する制限を取り除くプレディケーティングと呼ぶ機構を提案する. プレディケーティングでは 投機的に行った命令の実行結果にタグとして その命令の制御依存情報であるプレディケートを付加し一時的に格納するハードウェアを用意する. 格納した投機的実行結果は このプレディケートを用いて マシン状態の更新と実行結果の無効化を効率良く行う. 本機構を用いれば コンパイラは複数の制御パスから複数の基本ブロックを越えて命令を移動することが可能となり その結果 最適に命令をスケジューリングできる. 評価の結果 従来の機構を搭載した場合に比べて大幅に性能を改善できることを確認した.

A VLIW machine has a potential to achieve good performance since the compiler schedules instructions best to exploit instruction-level parallelism (ILP). It is, however, difficult to improve performance due to a limited ability to speculative execution for exploiting ILP. This paper proposes a new mechanism, called predicating, which removes restrictions that are imposed on speculative execution through the compiler. Predicating buffers the result of speculative execution with the predicate of the instruction as a tag; the predicate is control dependence information. The buffered result is efficiently updated to the machine state or squashed by referring to the predicate. Predicating allows the compiler to move instructions from multiple paths beyond multiple basic blocks. As a result, the compiler can optimize the instruction schedule. Evaluation results show that our mechanism significantly improves performance.

収録刊行物

被引用文献 (5)*注記

もっと見る

参考文献 (21)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ