FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減

書誌事項

タイトル別名
  • PGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
  • PGA ノ ドウテキ ブブン サイコウセイ オ モチイタ マルチ アンゴウ モジュール ノ カイロ キボ ト ショウヒ デンリョク ノ サクゲン
  • Area and Power Reduction with Dynamic Partial Reconfiguration of Multi-Algorithm Cryptographic Modules

この論文をさがす

抄録

FPGAの動的部分再構成を利用し,複数のモジュールを切り替える実装による,回路面積と消費電力の削減効果を評価した.FPGAには,回路の一部を動作中に再構成可能なものがあり,様々な機能を環境や用途に合わせて柔軟に変更するとともに,回路規模や消費電力を削減することができると期待されている.今回,5つの標準的な暗号モジュール(AES,Camellia,SEED,TDEA,MISTY1)を用い,これらを同時に実装した場合と,1つずつ切り替えて再構成した場合のリソース使用量と消費電力を評価した.その結果,FPGAの部分再構成を利用することで,回路規模は約65%削減され,実行時消費電力は最大で約40%,待機電力は最大で53%以上低減させることができた.

We evaluated the effectiveness of dynamic partial reconfiguration in reducing area and power consumption of an FPGA-based circuit. We implemented 5 cryptographic modules (AES, Camellia, SEED, TDEA, and MISTY1) on the partially reconfigurable and non-reconfigurable circuits. Using dynamic partial reconfiguration, the area of the circuit is reduced by about 65% and the power consumption during operation and standby are reduced by at most 40% and 53%, respectively.

収録刊行物

被引用文献 (1)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ