3次元積層LSI向けSRAM/DRAMハイブリッドキャッシュ・アーキテクチャ

情報処理学会 Web Site

書誌事項

タイトル別名
  • SRAM/DRAM Hybrid Cache Architecture for Three-dimensional Integrated Circuits
  • 3ジゲン セキソウ LSI ムケ SRAM/DRAM ハイブリッドキャッシュ ・ アーキテクチャ

この論文をさがす

説明

本稿では，3次元積層DRAMの利用を前提とし，大幅なチップ面積の増加をともなうことなく高いメモリ性能を達成可能な新しいキャッシュ・アーキテクチャを提案する．3次元積層されたDRAMを大容量キャッシュとして活用することで，オフチップメモリ参照回数の劇的な削減が期待できる．しかしながら，キャッシュの大容量化はアクセス時間の増加を招くため，場合によっては性能が低下する．この問題を解決するため，提案方式では，実行対象プログラムのワーキングセット・サイズに応じて3次元積層DRAMキャッシュを選択的に活用する．ベンチマークプログラムを用いた定量的評価を行った結果，提案方式は動的制御方式により平均メモリアクセス時間を15%削減した．

This paper proposes a novel cache architecture for 3D-implemented microprocessors. 3D-IC is one of the most interesting techniques to achieve high-performance, low-power VLSI systems. Stacking multiple dies makes it possible to implement microprocessor cores and large caches (or DRAM) into the same chip. Unfortunately, applying the 3D DRAM cache causes performance degradation for some programs, because increasing cache size makes access time longer. To tackle this issue, the proposed cache supports two operation modes: a fast but small SRAM cache mode and a slow but large DRAM cache mode. An appropriate operation mode is selected at run time based on the behavior of application programs. The evaluation results show that the proposed approach achieves 15% of memory performance improvement.

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ