FPGAを用いたHDMI向け低遅延映像同期システムの設計と実装

徳差, 雄太, 松谷, 健史, 空閑, 洋平, 中村, 修

遠隔地間におけるより複雑なインタラクションのために，低遅延な映像通信システムがますます求められている．一般的な民生用カメラではクロックを同期するためのクロック入力が利用できないため，送受信間で発生するクロックの誤差を吸収するバッファが必須となり，そのバッファリングによって通信遅延が増加していた．そこで，本論文では，民生用カメラおよびディスプレイを用いて，HD画質の非圧縮伝送を行うための低遅延映像通信システムを市販のFPGAボードを用いて設計実装した．送受信間の映像同期信号のジッタを最小限に抑えるための同期システムをFPGA上に実現し，受信側のバッファを最小限に抑えている．本映像通信システムの通信遅延とそのジッタを高輝度LEDと照度センサを用いて計測したところ，カメラとディスプレイを除くシステム間における遅延を1ms以内に抑えることができた．これは同期機構を用いない市販の映像通信システムにおける遅延のたかだか5%であり，この差は体感的にも有意である．

A low-latency video communication system is a key enabler for sophisticated interactions between remote places. Because consumer video camera products typically do not have clock-input interfaces for the clock synchronization, a dedicated video frame buffer is required to absorb the clock skew between two systems, resulting in a longer communication latency. In this paper, we design and implement a low-latency uncompressed HD quality video communication system using an FPGA board for consumer video cameras and displays. The proposed video synchronization mechanism is implemented on the FPGA-based system in order to reduce the jitter between the sender and receiver even with a small frame buffer. The communication latency and jitter are evaluated using a super luminosity LED and an illuminance sensor. The results show that the communication latency (without those of camera and display themselves) is reduced down to 1ms, which is corresponding to only 5% of that in a commercially-available video communication system. This latency reduction is significant for interactions between users.

FPGAを用いたHDMI向け低遅延映像同期システムの設計と実装

書誌事項

この論文をさがす

抄録

収録刊行物

キーワード

詳細情報詳細情報について

書き出し

問題の指摘

FPGAを用いたHDMI向け低遅延映像同期システムの設計と実装

書誌事項

この論文をさがす

抄録

収録刊行物

キーワード

詳細情報 詳細情報について

書き出し

問題の指摘

参加プロジェクトリスト

詳細情報詳細情報について