論理BISTにおけるスキャンイン電力制御手法とTEG評価

情報処理学会

書誌事項

タイトル別名
  • A Flexible Scan-in Power Control Method for Scan-Based Logic BIST and Its Evaluation on TEG Chips

説明

スキャンベースの論理 BIST では，テスト時の過大な消費電力が問題となっている．適切なテスト時消費電力は回路毎に異なり，電力を下げ過ぎてもテスト品質の低下やパターン数増加によるテストコスト増加の問題を生じさせる．本研究では，論理 BIST のテストパターンに使われる疑似ランダムパターンに対して，スキャンイン時のトグル率が指定した目標値になるようパターンを変更し，テスト時の電力を制御する手法を提案する．目標トグル率を実現するテストパターンが多く存在する中で，本手法は故障検出率が高くなるようなパターンに変更する．実験では，目標トグル率に対する故障検出率評価や TEG チップの測定結果により，提案手法の有効性を示す．

High power dissipation during scan-based logic BIST is a crucial problem that can lead to over-testing or chip damage. Although low power technology is strongly required, controlling the test power of a circuit to an appropriate level in logic BIST is difficult. This paper proposes a novel power-controlling method to control the toggle rate in scan shift operation to an specified level by modifying pseudo random patterns generated by a TPG (Test Pattern Generator) in logic BIST. Different from previous methods, the proposed method is able to maintain high fault coverage without test time increase. Simulation-based experiments clearly demonstrate that the proposed method can control toggle rate during scan-in operation and evaluations on TEG chips show its impact on circuit delay.

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ