Processor Architecture that Minimizes Register Renaming and Dispatch Network

IPSJ

Bibliographic Information

Other Title
  • レジスタ・リネーミングとディスパッチ・ネットワークを最小化するプロセッサ・アーキテクチャ

Description

我々の研究室では面積効率の高いプロセッサ・アーキテクチャを提案してきた．特にレジスタ・リネーミングに必要なRMTを削減する手法として，Renamed Trace Cache(RTC)を提案した．RTCは依存解析済みの命令列をTCに格納し再利用する．依存解析結果の再利用は通常不可能だが，RTCでは，後続の命令が依存元の命令を指定する形式に変換することで再利用を可能にしている．この依存解析はミス時にのみ行い，その際のリネーム幅を最小限にすることでRMTの面積を削減できる．本稿ではRTCを応用し，更にディスパッチ情報も再利用するDispatched Image Cache(DIC)を提案する．これは，RTCと同様に依存解析を行った命令を，サブ・ウィンドウに合わせて領域が区切られたDICにまとめて格納することで可能となる．DICヒット時には得られたイメージを直接ディスパッチできる．ミス時にのみ小規模のロジックで，通常のリネーミングとディスパッチを行う．そうすることで，これらのロジックの負荷を最小限に抑えながらスループット上げることができ，面積効率が向上する．評価の結果，通常のトレース・キャッシュに対する性能低下を0.4%に抑えつつ，これらの負荷を最小限にできることが確認できた．

We have proposed some Processor Architectures those improve area-efficiency. Especially, Renamed Trace Cache(RTC) is designed to reduce the cost of RMT, which is used in register renaming. RTC stores renamed instructions and reuses them. The result of conventional renaming can't be reused, so RTC converts instructions into a reusable form that explicitly identifies the producer of the operands. This renaming is needed only on RTC miss. Thus less throughput is necessary for renaming logic, and the cost of RMT can be minimized. In this paper, we propose Dispatched Image Cache(DIC) to reduce the cost of dispatch network by developing the idea of RTC. The cache area of DIC is separated according to sub-windows to reuse the dispatched instructions. On DIC hit, DIC directly feeds instructions to sub-windows. Renaming and dispatch is operated only on DIC miss, and thus less throughput and smaller logic is needed for them. Simulation results shows that performance degradation is smaller than 0.4% when compared with conventional Trace Cache.

Journal

Keywords

Details 詳細情報について

Report a problem

Back to top