リングオシレータを用いたランダムテレグラフノイズの統計解析

中井, 辰哉, 業天, 英範, イスラム, マーフズル, 小野寺, 秀俊

本稿では，スイッチング中のトランジスタにおけるランダムテレグラフノイズ（RTN）によるしきい値電圧変動量の統計解析を行い，変動量の分布を再現できる統計モデルの検討を行う．組み合わせ回路を模擬するリング発振回路の遅延ゆらぎの統計分布を測定し，感度係数を用いてしきい値電圧変動量の分布に換算する．統計モデルのトランジスタサイズと電源電圧依存性を評価するために，サイズの異なる回路における遅延分布を得る．65-nm SOTB プロセスで試作した nMOS トランジスタと pMOS トランジスタのトランジスタサイズが異なるリングオシレータを用いることで，回路動作中のトランジスタにおける RTN によるしきい値電圧変動を再現する対数正規分布の統計モデルを構築し，モデルパラメータのゲートサイズ依存性を評価する．

We propose a methodology of evaluating the gate size dependency on ΔVth distributions caused by random telegraph noise (RTN) of transistors under switching condition. An array of ring oscillators (RO), which represent transistor switching operation, with various skewed inverters are used to obtain the delay distributions. Considering a lognormal distribution, ΔVth distributions for transistors of different sizes are extracted using sensitivity analysis. An RO array implemented in a 65-nm SOTB process is measured. Analysis results show that Lognormal model represents the distributions well. Gate size dependency of the model parameters are then extracted and compared for nMOS and pMOS under different supply voltages.

リングオシレータを用いたランダムテレグラフノイズの統計解析

Bibliographic Information

Abstract

Journal

Keywords

Details 詳細情報について

Export

Report a problem