JavaベースのFPGA向け高位合成処理系の実装と活用事例

情報処理学会

抄録

FPGA によるハードウェア開発コストの軽減を目的に，Java プログラムを合成可能な VHDL/Verilog HDL に変換する処理系 Synthesijer を開発しています．パソコン上でソフトウェアとして実行し動作を確認した Java プログラムをハードウェア化できるため，機能レベルのデバッグコストの削減が期待できます．本発表では，FPGA を使った開発案件に携わる一技術者の立場からみた高位合成技術の動向を踏まえた上で，Synthesijer の実装と活用事例を紹介します．また，EDA研究ツールとしてのJavaおよびOpenJDKの使い方を紹介します．

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1050292572149844992
  • NII論文ID
    170000150782
  • Web Site
    http://id.nii.ac.jp/1001/00144780/
  • 本文言語コード
    ja
  • 資料種別
    conference paper
  • データソース種別
    • IRDB
    • CiNii Articles

問題の指摘

ページトップへ