書誌事項
- タイトル別名
-
- On Invaliant Implication Relataions for Removing Partial Circuits
- ブブン カイロ ジョキョ ニ タイスル ガンイ カンケイ ノ フヘンセイ ニ
この論文をさがす
説明
大規模論理回路の簡単化のためにはテスト生成手法を応用することが有効であるが,そこではテスト生成アルゴリズムのSOCRATESで用いられる静的学習で得られる回路内部の信号線の信号値の含意関係を利用することが重要な役割を占めている.しかしながら,信号値の含意関係は回路構造に依存するため,多段階に回路変換を繰り返す場合には,変換ごとに含意関係を求め直す必要があった.本論文では,回路内の一部のゲートや信号線を除去するような回路変換において,変換前の回路に対する静的学習で得られた含意関係のうち,どのようなものが変換後の回路で無効になるかを考察する.次に冗長除去において,静的学習をやり直さなくても回路変換前後で不変である含意関係を冗長判定に用いて,冗長除去を効率化する手法を提案する.ベンチマーク回路に対する実験では,従来手法と比較して,本手法により約60倍の高速化した例が存在した.
収録刊行物
-
- 電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
-
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ J79-D-1 (12), 1037-1045, 1996-12-25
電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1050296586506773888
-
- NII論文ID
- 110003315634
-
- NII書誌ID
- AN10071319
-
- ISSN
- 09151915
-
- NDL書誌ID
- 4105773
-
- 本文言語コード
- ja
-
- 資料種別
- journal article
-
- データソース種別
-
- IRDB
- NDL
- CiNii Articles
