IPベース設計における最適バスアーキテクチャ探索手法の提案

情報処理学会 Web Site 被引用文献2件 参考文献8件

書誌事項

タイトル別名
  • IP ベース セッケイ ニ オケル サイテキ バスアーキテクチャ タンサク シュホウ ノ テイアン
  • Optimal Bus Architecture Exploration for IP-based Design
  • ハードウェア・ソフトウェア・コデザイン

この論文をさがす

抄録

近年注目されているIPベース設計では，設計対象システムの処理時間がバスアーキテクチャによって大きく異なるため，バスアーキテクチャの選択は非常に重要な問題である．本論文では，高速処理時間見積り手法を用いた最適バスアーキテクチャ探索手法を提案する．本研究では，バストポロジ，バス動作周波数，バスビット幅，バッファ数によってバスアーキテクチャをパラメータ化し，バスアーキテクチャ最適化問題を定式化する．そして，定式化に基づいてバスアーキテクチャを探索する．提案手法では，システムレベルのプロファイリング結果を用いた高速見積り手法によって処理時間を見積もり，様々なバスアーキテクチャの性能を評価する．評価実験により，提案手法が最適バスアーキテクチャの探索時間を大幅に削減できること，また，機能ブロック群構成も含めたアーキテクチャ最適化を容易とすることが分かった．

In IP-based design, to find the optimal bus architecture is very important problem because bus architecture strongly affects the performance of the target system. This paper proposes a bus architecture optimization method using fast architecture-level performance estimation. The optimization problem of bus architecture that is parameterized by bus topology, bus data transfer rate, bus bit width, and the number of buffers, is formalized and its exploration method is proposed. Proposed method explores all possible bus parameter sets estimating the performance and hardware area. Experimental results show that proposed method can determine the optimal bus architecture and its time is drastically reduced compared to the conventional method. The results also show that the proposed method is helpful to find the optimal architecture.

収録刊行物

被引用文献 (2)*注記

もっと見る

参考文献 (8)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ