書誌事項
- タイトル別名
-
- VPP500 スカラ プロセッサ ノ セイノウ
- Scalar Processor of the VPP500 Parallel Supercomputer
- 並列処理ハードウェア
この論文をさがす
抄録
VPP500スカラプロセッサはハードウェア量を抑えつつ複数操作の並列実行を実現するために，3段パイプラインを基本とするLIW方式を採用した．本稿では，VPP500スカラプロセッサの概要および性能測定項目について述べ，次にSPECfp92を用いた測定結果に基づき，VP2600スカラプロセッサと比較しながらVPP500スカラプロセッサについて考察を行う．最後に，浮動小数点演算に要するサイクル数や，キャッシュ容量，ウェイ数を改善することにより，さらに高性能を引き出せることを明らかにする．
This paper describes the scalar processor of the VPP500.The 64-bit long instruction word (LIW) architecture allow the issue of up to three operations every clock cycle.The LIW architecture and the three stage pipeline reduce the hardware cost and branch penalty.We summarize the features of the scalar processor,show the way of performance evaluation,show the results of performance measurement using SPECfp92 benchmark program,and consider about the performance characteristics of the scalar of the VPP500 as compared to the scalar of the VP2600.Finally we show that the shorter cycles of the floating-point operation and the larger multiple-way cache efficiently increase the performance.
収録刊行物
-
- 情報処理学会論文誌
-
情報処理学会論文誌 38 (4), 863-872, 1997-04-15
東京 : 情報処理学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1050564287840034304
-
- NII論文ID
- 110002721538
-
- NII書誌ID
- AN00116647
-
- ISSN
- 18827764
- 03875806
-
- NDL書誌ID
- 4182968
-
- 本文言語コード
- ja
-
- 資料種別
- journal article
-
- データソース種別
-
- IRDB
- NDL
- CiNii Articles