A Test Methodology for Configurable Logic Blocks of a Look-up Table Based FPGA

IR Web Site 3 Citations 10 References

Bibliographic Information

Other Title
  • テーブル参照型FPGAにおける論理ブロックの検査法
  • テーブル サンショウガタ FPGA ニ オケル ロンリ ブロック ノ ケンサホ

Search this article

Abstract

application/pdf

テーブル参照型FPGA(以下,単に,FPGAと呼ぶ)を任意にプログラムするときの正当性を効率良く検査することは,出荷時の検査として重要である.本論文では,FPGAの主要な構成要素の一つである論理ブロック(CLB)を対象に,この種の正当性の検査法を提案している.CLBは一つのルックアップテーブル(LUT),二つのマルチプレクサおよび一つのDフリッブフロップから構成されるものとしている.ここでは,たかだか一つのCLBに多重故障が起こり得るという前提のもとで,まず,一つのCLBを単独に検査する場合のプログラムとテストパターンを導出している.次に,FPGA上でのCLBの配置の規則性に着目して,上述したプログラムとテストパターンを,すべてのCLBに対して同時に適用する方法を与えている.最後に,FPGA内のすべてのCLBを検査するためのプログラム回数が,アレーサイズ(CLB数)に依存しないことを明らかにしている.

Journal

Citations (3)*help

See more

References(10)*help

See more

Details 詳細情報について

Report a problem

Back to top