リーク電流で演算する量子化ニューラルネットワーク用低電力12T-SRAMインメモリアクセラレータ

本研究では，12-TSRAM セルを用いた低エネルギー量子化ニューラルネットワーク用インメモリアクセラレータを提案する．提案回路では，トランジスタのリーク電流を用いたアナログ演算回路を用いることで，従来のインメモリアクセラレータと比べて積和演算にかかる消費エネルギーを大きく削減した．また，回路内にキャパシタを用いない構造のため，センスタイミングによる出力の誤差が少ないことや，演算中の貫通電流が僅かであることから，従来手法の課題であったタイミングコントロールの制約を緩和することができた．商用 22nm プロセスにおける，256 行 256 列の SRAM アレイを用いたトランジスタレベルシミュレーションでは，平均消費電力 2.93 mW，エネルギー効率は最大 1367.5 TOPS/W を達成した．

This paper proposes a 12T-SRAM based in-memory accelerator for quantized neural networks. The proposed circuit uses an analog arithmetic circuit based on Subthreshold-leakage current, which significantly reduces the energy consumption for the multiply-and-accumulate operation compared to conventional in-memory accelerators. In addition, the proposed circuit has a circuit structure that does not use capacitors, resulting in a small sense timing error and a small through-current during operation, making timing control easier than with conventional methods. Transistor-level simulations using a 256-row, 256-column SRAM array in a commercial 22-nm process showed that the average power consumption was 2.93 mW and the energy efficiency was up to 1367.5 TOPS/W.