B-001 URR浮動小数点数のためのレイテンシを短縮した64ビットFPUの実装(B分野:ソフトウェア)

Bibliographic Information

Other Title
  • B-001 Implementation of a 64bit FPU with Reduced Latency for URR Floating-Point Arithmetic

Search this article

Journal

Details 詳細情報について

Report a problem

Back to top