B-001 URR浮動小数点数のためのレイテンシを短縮した64ビットFPUの実装(B分野:ソフトウェア)
書誌事項
- タイトル別名
-
- B-001 Implementation of a 64bit FPU with Reduced Latency for URR Floating-Point Arithmetic
この論文をさがす
収録刊行物
-
- 情報科学技術フォーラム一般講演論文集
-
情報科学技術フォーラム一般講演論文集 6 (1), 77-78, 2007-08-22
FIT(電子情報通信学会・情報処理学会)運営委員会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1050855522085271424
-
- NII論文ID
- 110007685117
-
- NII書誌ID
- AA11740605
-
- Web Site
- http://id.nii.ac.jp/1001/00156880/
-
- 本文言語コード
- ja
-
- 資料種別
- conference paper
-
- データソース種別
-
- IRDB
- CiNii Articles