B-001 URR浮動小数点数のためのレイテンシを短縮した64ビットFPUの実装(B分野:ソフトウェア)
Bibliographic Information
- Other Title
-
- B-001 Implementation of a 64bit FPU with Reduced Latency for URR Floating-Point Arithmetic
Search this article
Journal
-
- 情報科学技術フォーラム一般講演論文集
-
情報科学技術フォーラム一般講演論文集 6 (1), 77-78, 2007-08-22
Forum on Information Technology
- Tweet
Details 詳細情報について
-
- CRID
- 1050855522085271424
-
- NII Article ID
- 110007685117
-
- NII Book ID
- AA11740605
-
- Web Site
- http://id.nii.ac.jp/1001/00156880/
-
- Text Lang
- ja
-
- Article Type
- conference paper
-
- Data Source
-
- IRDB
- CiNii Articles