実行不能パスを考慮したHDL記述のプログラムスライシング・アルゴリズム
書誌事項
- タイトル別名
-
- Program Slicing Algorithm for HDL descriptions considering infeasible paths
この論文をさがす
説明
ハードウェア記述言語(HDL)を用いた設計手法の普及に伴ない, ハードウェア記述の設計検証, 保守, 再利用などの問題はさらに重要さを増すと思われる。ソフトウェア工学の分野では, これらの問題に対し, プログラムスライシングと呼ばれる手法に基づく研究が多くなされている。プログラムスライシングはプログラム中の文の間の依存関係を解析する手法であり, 1982年にWeiserによって提案されたものであり。現在ではデスト, デバッグ, 保守など広範囲に応用されている。著者らは標準的なHDLの一つであるVHDLに適用すること研究している。VHDLにプログラムスライシングを適用した場合, 初等的な解析によって抽出されたスライスには, 決して実行されない経路(実行不能経路: infeasible path)が含まれることが多い枠スライスからこの実行不能経路を探索し除去することによって, より小さなスライスを得ることは, より効率の良いマイクロプロセッサの動作の解析や, 動作の抽出や設計の分割を可能にする。本稿では, VHDLに対するプログラムスライシングを述べ, VHDLの信号代入において生じる実行不能経路を定式化する。さらに教育用マイクロプロセッサKUE-CHIP2の実行不能経路の例を示す。
収録刊行物
-
- 全国大会講演論文集
-
全国大会講演論文集 第55回 (アーキテクチャ), 101-102, 1997-09-24
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1050855522087578880
-
- NII論文ID
- 110002891123
-
- NII書誌ID
- AN00349328
-
- Web Site
- http://id.nii.ac.jp/1001/00132068/
-
- 本文言語コード
- ja
-
- 資料種別
- conference paper
-
- データソース種別
-
- IRDB
- CiNii Articles