On next generation HPC architecture

IPSJ

Bibliographic Information

Other Title
  • 将来のHPCアーキテクチャ

Description

本講演では、文部科学省が検討を進めている 「今後のハイパフォーマンス・コンピューティング技術の研究開発の検討」 の一環として 2018 年前後の HPC アーキテクチャの検討を行っている 「コンピュータアーキテクチャ・コンパイラ・システムソフトウェア作業部会」 における検討状況を紹介する。2018 年ごろのスーパーコンピューティングシステムにおける最大課題は、性能あたり消費電力とメモリバンド幅・メモリ量とのトレードオフと、性能あたりのコストであることは広く認識されている。「コンピュータアーキテクチャ・コンパイラ・システムソフトウェア作業部会」 では、多数のメンバーの意見を集約し現時点で想定されるロードマップを数種類策定した。本講演では部会による検討資料をもとに、将来への方向性を述べる。

This talk introduces outline of the on-going discussion on architecture and software of the HPC systems around 2018. This is based on “Study on research and development of high-performance computing technology in future” by the Ministry of Education, Culture, Sports, Science and Technology. The issues on HPC architecture are discussed at “Working group on architecture, compiler and system software”. Main difficulty to construct supercomputing systems around 2018 will be (1) power efficiency, (2) memory bandwidth per flops, (3) memory size per flops and (4) cost performance. The working group formulated several roadmaps by summarize discussions among working group members.

Journal

Keywords

Details 詳細情報について

Report a problem

Back to top