軽量暗号TWINEの小型回路実装方式の検討

情報処理学会

書誌事項

タイトル別名
  • A compact H/W implementation of light-weight cipher TWINE

抄録

筆者らは従来より，データブロック長64ビットの軽量暗号TWINEの提案・評価を行っている．その特徴は，改良型Type-2一般化Feistel構造を採用し，拡散層の実装がシンプルな事である．今回，SBox回路を1個だけ用意して使いまわすシリアライズ手法により，小規模回路実装を試みた．一般にシリアライズでは，SBoxやデータレジスタの入力を切り替えるため，セレクタを多数用いる．今回，拡散層実装をローテータによって行う工夫により，特殊な論理セル等を使うことなくセレクタ数を減らした．その結果，現時点で最小クラスのPRESENTシリアライズ実装と比べ，ゲート数はほぼ同じだが，配線領域まで含めた全面積はより小さくなった．

This paper presents a compact H/W implementation of a 64-bit lightweight block cipher TWINE which has an improved Type-2 generalized Feistel structure. In order to shrink circuit size, we have incorporated not only a standard serialize approach but also a new rotator-based block shuffling method. We don't use any backend design technique nor special cell such as gated clock and scan FF. The achieved gate count is almost the same with those of the other lightweight ciphers such as PRESENT. Yet the total chip area size, involving not only gate region but wiring region, becomes smaller because of elimination of multiplexers.

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1050855522108123392
  • NII論文ID
    170000072761
  • Web Site
    http://id.nii.ac.jp/1001/00086721/
  • 本文言語コード
    ja
  • 資料種別
    conference paper
  • データソース種別
    • IRDB
    • CiNii Articles

問題の指摘

ページトップへ