LogicLocking による FPGA 回路の階層的な保護を目的とした回路設計情報難読化の提案

北川, 裕基, 中沢, 実, 河並, 崇

LogicLocking による FPGA 回路の階層的な保護を目的とした回路設計情報難読化の提案

情報処理学会

書誌事項

公開日: 2024-10-23

資源種別: conference paper

公開者: 情報処理学会

説明

本研究では，データセンタなどにおいてアクセラレーション用途としてインフラストラクチャ機能のハードウェアオフローディングが注目されてきている中で特に，FPGA に焦点を当て Bitstream のリバースエンジニアリングなどから回路の設計情報を保護するための階層的なセキュリティ保護を目的とする．難読化手法である LogicLocking を実装しサーバサイドにおける FPGA 活用におけるセキュリティを検討する．