可変論理回路の設計法と自動合成に関する研究

DOI NDL Digital Collections Web Site

Bibliographic Information

Title
可変論理回路の設計法と自動合成に関する研究
Other Title
  • カヘン ロンリ カイロ ノ セッケイホウ ト ジドウ ゴウセイ ニ カンスル ケンキュウ
Author
江端, 克彦
Alias Name
  • エバタ, カツヒコ
University
大阪工業大学
Types of degree
博士 (工学)
Grant ID
乙第25号
Degree year
1998-03-12

Search this Article

Description

博士論文

資料形態 : テキストデータ プレーンテキスト
コレクション : 国立国会図書館デジタルコレクション > デジタル化資料 > 博士論文
博士論文

Table of Contents

目次

第1章 緒論

第2章 セル･アレイ論理回路と可変論理回路

2.1 序言

2.2 セル･アレイ論理回路の構成方法

2.3 可変論理回路の語義

2.4 結言

第3章 組合せ可変論理回路の設計法

3.1 序言

3.2 単一出力の組合せ論理回路

3.3 多出力可変論理回路

3.4 結言

第4章 論理回路の最小化アルゴリズム

4.1 序言

4.2 単一出力回路の最小化

4.3 多出力回路の最小化

4.4 結言

第5章 可変順序論理回路の設計法

5.1 序言

5.2 可変順序回路の基本構成

5.3 制御割当てによる性質

5.4 状態割当てによる性質

5.5 実験結果

5.6 結言

第6章 論理回路の自動合成

6.1 序言

6.2 組合せ論理回路の自動合成システム

6.3 順序回路の自動合成システム

6.4 結言

第7章 可変論理回路の自動合成

7.1 序言

7.2 PARTHENONの概要

7.3 HDLによる可変論理回路の自動合成

7.4 結言

第8章 結論

謝辞

参考文献

Details 詳細情報について

Report a problem

Back to top