A 45nm SOI embedded DRAM macro for POWER7TM 32MB on-chip L3 cache

書誌事項

公開日
2010-02
DOI
  • 10.1109/isscc.2010.5433814
公開者
IEEE

収録刊行物

被引用文献 (1)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ