時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

DOI Web Site Web Site 被引用文献2件 参考文献19件

書誌事項

タイトル別名
  • A 2.1-to-2.8-GHz Low-Phase-Noise All-Digital Frequency Synthesizer with a Time-Windowed Time-to-Digital Converter
  • 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL
  • ショウタイ コウエン ジカン マド ドウサ TDC オ ナイゾウ シタ 2 1 2 8GHz テイザツオン デジタル PLL
  • ショウタイ コウエン ジカンソウ ドウサ TDC オ ナイゾウ シタ 2 1 2 8GHz テイザツオン デジタル PLL

この論文をさがす

抄録

2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2段階の量子化を行うTDCで時間分解能を向上させる構成を採用した。このTDCは位相比較に必要な最小の時間窓の範囲で間欠動作を行ない消費電力の増加を抑制している。90nm標準CMOSプロセスで試作したPLLで、基準周波数40MHz、ループ帯域500KHzのときに、インバンド位相雑音-105dBc/Hz、1MHz離調周波数で-115dBc/Hzの性能を確認した。チップ占有面積は0.37mm2、消費電流は8.1mA@1.2Vであった。

収録刊行物

被引用文献 (2)*注記

もっと見る

参考文献 (19)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ