微細デバイスを用いた低電圧・高精度ADC回路技術の課題と技術動向(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

DOI Web Site

書誌事項

タイトル別名
  • Analog design issues of a high-resolution and low-power ADC using a low voltage supply and a deep sub-micron process
  • 微細デバイスを用いた低電圧・高精度ADC回路技術の課題と技術動向
  • ビサイ デバイス オ モチイタ テイデンアツ コウセイド ADC カイロ ギジュツ ノ カダイ ト ギジュツ ドウコウ

この論文をさがす

説明

デジタルAVシステムやワイヤレス通信の急成長に伴い、高速(≧30MSps)・高精度(≧10bit)・低電力のAD変換器(ADC)が益々重要になる。システムの小型化や低価格に対応する為に、微細化CMOSプロセス(≦130nm)を使用してアナログ回路とデジタル回路をワンチップに搭載したSOC(system on a chip)が強く求められる。微細化CMOSプロセスでは、低電圧化(≦1.2V)が必須になる。デジタル回路では低電圧化の恩恵は大きいが、アナログ回路では信号振幅が減少する為に高精度・低電力・小面積化が困難となり、低電圧化アナログ設計技術が益々重要になる。本文では、最近のADC開発動向、低電圧化時のアナログ回路技術課題とその対応例について、高速・高精度として広く使用されているパイプラインADCを主体に議論を行う。最初に、学会発表レベルでのADC開発動向の状況分析と、プロセス微細化時のアナログ回路設計の課題について議論する。二番目に、パイプラインADCの基本動作の説明と、パイプラインADCを低電圧する場合の課題についてまとめている。即ち、パイプラインADCの低電圧化で問題となるのは、オペアンプの性能悪化(出力範囲とゲイン)で有り、信号振幅が電源低下以上に減少する事で有る。信号振幅が減少しても精度を確保する為には、ノイズ(熱雑音kT/C)低減の為にサンプリング容量自体が大きくなり、結果として微細プロセスを使用して低電圧化しても消費電力と面積が逆に大きくなるという問題が生じる。最後の章では、このオペアンプ起因の低電圧化問題を改善する最新技術を紹介し、その特徴と残課題について議論を行う。

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ