Develoment of method for designing controlled impedance vias

DOI

Bibliographic Information

Other Title
  • スルーホールのインピーダンス制御設計手法の開発

Description

ボード上の信号伝送速度が10Gbpsを超えだすと、局所的なインピーダンス不整合であっても信号品質を劣化させてしまう。配線密度が高まるにつれてスルホールを介して層間を接続する必要が生じてくる。この層間接続のスルホールはプレーンとのキャパシタンスやリターン経路によるインダクタンス、オープンスタブなどの影響により、インピーダンスが整合できず、反射や共振が発生する。この対策として、スルホールのインピーダンス制御ができる設計手法の開発を目指し、検討を行った。

Journal

Keywords

Details 詳細情報について

  • CRID
    1390001205556035328
  • NII Article ID
    130004588917
  • DOI
    10.11486/ejisso.20.0.117.0
  • Data Source
    • JaLC
    • CiNii Articles
  • Abstract License Flag
    Disallowed

Report a problem

Back to top