A Study on the Resist Coat Method inside the TSV on the 3D Stack Device

DOI

Bibliographic Information

Other Title
  • 3Dスタックデバイスの製造工程におけるTSV内レジスト成膜に関する研究

Abstract

小型化、高性能化を実現する３次元スタック構造の半導体デバイスにおいて、貫通電極形成のニーズがある。本手法では、直径数十μm、深さ数百μmのTSV(Through Silicon via)にレジストを成膜する必要があるが、その技術は未だ確立されていない。本研究ではこの技術確立のためレジストを微小液滴化し、孔壁面に成膜を可能とする回転霧化式スプレーを利用した成膜方法を提案する。

Journal

Keywords

Details 詳細情報について

  • CRID
    1390001205655550208
  • NII Article ID
    130004660077
  • DOI
    10.11522/pscjspe.2011a.0.153.0
  • Data Source
    • JaLC
    • CiNii Articles
  • Abstract License Flag
    Disallowed

Report a problem

Back to top