パイプラインストール時におけるクロックゲーティング検証事例

DOI

書誌事項

タイトル別名
  • An Examples of Clock Gating Validation in Pipeline Stalls

説明

現在、各種デジタルシステムの高機能化に従い、ハードウェア設計における回路の大規模化が進むと共に、多様化／複雑化が進んでいる。それに伴い、消費電力の増大、設計コストの増大、品質問題などの課題が多発している。こうした課題に対して、消費電力の低減と設計品質の向上を実現するため、ハードウェア記述言語（HDLなど）設計の段階でシーケンシャルな動きを解析して、クロックゲーティング用いる手法が一般的となっている。この手法は、特にパイプライン回路で大きな効果があり、パイプラインストールした時など例外的な動作時での正当性を検証した。

収録刊行物

詳細情報 詳細情報について

  • CRID
    1390001205663957376
  • NII論文ID
    130005487391
  • DOI
    10.11527/jceeek.2013.0_386
  • データソース種別
    • JaLC
    • CiNii Articles
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ