-
- 奈良 安雄
- (株)半導体先端テクノロジーズ 第一研究部
書誌事項
- タイトル別名
-
- Metal gate/high-<i>k</i> gate stack technology for advanced CMOS
- メタル ゲート コウユウデンリツ ゼツエンマク スタック ノ サイゼンセン
この論文をさがす
抄録
<p>メタルゲート技術,高誘電率ゲート絶縁膜技術は,CMOS LSIの微細化,高性能化を今後とも継続して進めていくための重要な技術である.Hf系高誘電率ゲート絶縁膜は,その形成プロセスを最適化することにより,酸化膜換算膜厚0.8nm程度までスケーリング可能であり,ハーフピッチ32nmの世代へも適用可能性があることを示す.メタルゲート技術は,インテグレーション方式や必要とするデバイス特性を考慮して,ゲート電極材料やゲートスタックの構造を選択する必要があることを指摘する.また,今後の課題と展望についても述べる.</p>
収録刊行物
-
- 応用物理
-
応用物理 76 (9), 1006-1012, 2007-09-10
公益社団法人 応用物理学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1390001277357228160
-
- NII論文ID
- 10019855321
-
- NII書誌ID
- AN00026679
-
- ISSN
- 21882290
- 03698009
-
- NDL書誌ID
- 8939693
-
- 本文言語コード
- ja
-
- データソース種別
-
- JaLC
- NDL
- CiNii Articles
-
- 抄録ライセンスフラグ
- 使用不可