フルディジタル位相雑音計測におけるサンプリングクロックの位相雑音残留量に関する検討

DOI Web Site Web Site 被引用文献1件 参考文献5件

書誌事項

タイトル別名
  • Study on Residual Phase Noise Effect of Sampling Clock in Fully Digital Phase Noise Measurement
  • フルディジタル イソウ ザツオン ケイソク ニ オケル サンプリングクロック ノ イソウ ザツオン ザンリュウリョウ ニ カンスル ケントウ

この論文をさがす

説明

<p>In this paper, we examined the phase noise residual effect of sampling clock in fully digital phase noise measurement. When measuring the phase noise of the oscillator, it is necessary to prepare a reference oscillator (REF) in addition to the DUT. Although the frequency of the DUT and REF is the same in the phase noise measurement using the conventional PLL, the frequency of the DUT and the REF is different because the PLL is not used in the fully digital phase noise measurement. In particular, it is clarified that fatal measurement error occurs when the frequency of the measured oscillator and the reference oscillator are different.</p>

収録刊行物

被引用文献 (1)*注記

もっと見る

参考文献 (5)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ