パラメトロン加減乗算機のlogic diagram

DOI 機関リポジトリ Web Site

書誌事項

タイトル別名
  • Logic diagram of Parametrons computer
  • パラメトロン カゲン ジョウザンキ ノ logic diagram

この論文をさがす

抄録

type:Article

We tried to make a computer of 300 parametrons, and tested the respective operations by the logic diagram.This report contains Input register, Main counter, Shifting counter, Sequencer, Control gate, Add-subtract gate, Comparator, Sign register, Multiplicand register, Accumulator, etc.

パラメトロン約300ヶを用い，入力を手動で入れるパラメトロン加減乗算機の試作が発表されている。この内容は3桁の数字の加算，減算，乗算の出来る十進法の小型電子計算機で実験用として試作するには手頃なものであるので，試作を思いたった。試作するに先だち，途中の動作を検査する都合上logic diagramを作ってみたので，その結果を報告して参考に供したいと考える。

identifier:富山大学工学部紀要，15(1/2)

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ