パラメトロン加減乗算機の試作(1)

DOI 機関リポジトリ Web Site

書誌事項

タイトル別名
  • Parametron Computer
  • パラメトロン カゲン ジョウザンキ ノ シサク 1

この論文をさがす

抄録

type:Article

Using 300 parametrons, we tried to make up a computer for the purpose of education, and pointed out the importance of phase or time lag between each bits time, especially, of Add-Subtract Gate, Comparator, and Solution Indicator.

先に「パラメトロン加減乗算機のlogic diagram」において検討した回路の試作を試みたが，その途中において種々考慮しなければならない点が生じた。その中の重要な点はパラメトロン特有の位相の不一致が2～3表われて来た。この点を解析してみた結果について述べ，又，先報告において不足した説明を充足したいと考える。

identifier:富山大学工学部紀要，16(1/2)

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ