重み付きランダムパターン生成器を用いたVLSIの組込み自己テストにおける消費電力の平滑化手法に関する研究

DOI

書誌事項

タイトル別名
  • Study on Smoothing Power Consumption Method for Built-in Self Test of VLSI Using Weighted Random Pattern Generator

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1390564238055234816
  • NII論文ID
    130007546764
  • DOI
    10.11511/jacc.61.0_364
  • 本文言語コード
    ja
  • データソース種別
    • JaLC
    • CiNii Articles

問題の指摘

ページトップへ