束データ方式非同期式回路のFPGA実装とそのテスト設計

DOI

書誌事項

タイトル別名
  • FPGA Implementation of Asynchronous Circuits of Bundled-Data Model and Its Test Design

抄録

<p>現在主流である大域的な同期信号を用いて処理を行う同期式回路に対し，近年，機能ブロックごとに局所的なタイミング信号を用いて処理を行う非同期式回路が注目されている．非同期式回路は必要な時に必要な素子のみが動作するため，回路動作を保証するマージンが性能を大きく左右する．本稿では，束データ方式の非同期式回路を対象とし，集積回路の性能劣化の問題に着目する．その問題解決のための自己遅延測定機構を提案し，フィールドプログラマブルゲートアレイに実装する．対象回路に適切な遅延サイズを設定することにより，劣化による故障に耐性を持った高性能な非同期式回路の実現が期待できる．</p>

収録刊行物

詳細情報 詳細情報について

  • CRID
    1390565134817906560
  • NII論文ID
    130007787767
  • DOI
    10.11527/jceeek.2018.0_138
  • 本文言語コード
    ja
  • データソース種別
    • JaLC
    • CiNii Articles
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ