Study of cryo-packaging for Josephson voltage standard chip using supersonic solder

DOI

Bibliographic Information

Other Title
  • 超音波半田を用いたジョセフソン電圧標準用素子実装の検討

Journal

Details 詳細情報について

Report a problem

Back to top