リード線形状によるMOS-FET内のインダクタンス推定

DOI

書誌事項

タイトル別名
  • Estimation of inductance in MOSFET by lead wire shape

抄録

<p>SiC等のワイドギャップ半導体はSiと比較して低損失、高耐圧、高速スイッチグ動作および高温動作が可能という特徴があることから次世代パワーデバイスとして期待されている。一方で、ワイドギャップ半導体の性能を発揮するために、パワーモジュールパッケージの高耐熱化、低寄生インダクタンス化、低熱抵抗化がきわめて重要な課題となる。これらの課題解決方法として、有限要素法を用いた電界解析ならびに磁気特性解析を行う。リード線毎の各インダクタンスを求め、モデル改良を行うことで低寄生インダクタンス化を目指す。</p>

収録刊行物

詳細情報 詳細情報について

  • CRID
    1390580870561104000
  • DOI
    10.11527/jceeek.2023.0_69
  • 本文言語コード
    ja
  • データソース種別
    • JaLC
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ