Cell プロセッサにおける境界値問題のための有限要素法の高速実装

DOI

書誌事項

タイトル別名
  • Optimization of finite element analysis code for software controlled local memory

抄録

現在、ハイパフォーマンスコンピューティング (HPC) 分野で使われる計算機は二つの壁に面しているといわれている。すなわち、Memory Wall とPower Wall である。Memory Wall とは、メインメモリからプロセッサに対してデータの供給が間に合わず、プロセッサが本来もつ性能を発揮できないことをさし、Power Wall はプロセッサに供給する電力を向上させることで達成してきた性能向上が頭打ちになっている事をさす。Memory Wall に対する対策は、Out of Order 実行、投機的実行、プリフェッチなど、必要となるデータの到着を待たず出来るだけ多くの計算を完了しておくことや、あらかじめ必要なデータを準備しておくことであった。しかしながら、これらの方法は本来必要な計算以外に、データのロード/ストアに必要な計算を増加させるなど、計算回路の複雑さを増加させ、また結果として必要な電力消費量が増加し、Power Wall が顕在化してきた。この二つの壁を克服するため、software controlled memoryとSIMD 計算を組み合わせる方法が開発されてきた。特に、Cell プロセッサは、現在世界最高性能であるスーパーコンピュータ、Roadrunnerに搭載されており、高い性能を発揮することが確認されており、今後のHPC 用のプロセッサとして重要な位置を占めることが期待できる。多くの数値計算はメモリへのアクセスがとても頻繁に行われることが普通である。これは、例えば、有限要素法などの手法が、スカラー計算機に比べベクトル計算機で効率よく動作する事でよく理解できる。Cell を含め、多くのプロセッサは一つのシリコンチップ上に多数の処理装置を搭載してゆくことが予想されるため今後ますます相対的なメモリバンド幅は狭くなっていく。これを踏まえれば、有限要素法などをマルチコアプロセッサ上で用いた場合でも高い性能を発揮する手法を開発する事は重要である。他方、Cell は今後急速にその性能を向上させることができるため、現在のプロセッサに比べ非常に高い計算性能を有することが期待される。このため、現在のプロセッサと同じ計算時間でより大きな問題を扱うことができるようになる。しかしながら、一つのプロセッサが扱うメモリ空間の大きさは、計算性能ほど急速に向上しない。このため、計算機をバランスよく利用するためには、ソフトウェアの点からメモリ利用量を低下させる必要がある。そのため、本研究では有限要素法を用いたポアソン方程式ソルバーについて、以下の二点を達成する手法を開発した。1. Cell の上でメモリアクセスを減らしながら計算を行うことの出来る手法を開発し、通常の手法に比べ高速化を達成する。2. 有限要素法に必須の連立一次方程式の求解において、係数行列を陰的に扱うことでメモリ使用量を削減する。その結果、1.については、Cellに搭載されている通常のスカラープロセッサーであるPPUに実装した通常の有限要素法に対し、計算用プロセッサであるSPUを利用時に最大10倍程度の加速を得た。2.については、約5倍程度の大規模計算を行うことが可能であると試算した。

収録刊行物

関連プロジェクト

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1390851418978783744
  • NII論文ID
    130008056231
  • DOI
    10.11421/jsces.2010.20100002
  • ISSN
    13478826
  • 本文言語コード
    ja
  • データソース種別
    • JaLC
    • CiNii Articles
    • KAKEN
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ