2コアプロセッサL1キャッシュ構成の正確で高速なシミュレーション手法

Bibliographic Information

Other Title
  • 2 コアプロセッサ L1 キャッシュ コウセイ ノ セイカク デ コウソク ナ シミュレーション シュホウ
  • Fast and Exact Cache Configuration Simulation for Two-core L1 Cache
  • コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012
  • コンピュータ システム ・ クミコミ ギジュツ ト ネットワーク ニ カンスル ワークショップ ETNET2012

Search this article

Journal

References(30)*help

See more

Details

  • CRID
    1520009407573223808
  • NII Article ID
    110008791168
    110009546063
    110009545882
  • NII Book ID
    AA1123312X
  • ISSN
    09135685
  • NDL BIB ID
    023572481
    023569237
  • Text Lang
    ja
  • NDL Source Classification
    • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • Data Source
    • NDL
    • CiNii Articles

Report a problem

Back to top