階層探索を併用した4ビット2ステップ中断法とCMOS差分絶対値和回路
Bibliographic Information
- Other Title
-
- カイソウ タンサク オ ヘイヨウ シタ 4ビット 2 ステップ チュウダンホウ ト CMOS サブン ゼッタイチ ワ カイロ
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 100 (647), 9-14, 2001-03-01
東京 : 電子情報通信学会
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520009407929424896
-
- NII Article ID
- 110003295129
- 110003317804
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles