ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法
Bibliographic Information
- Other Title
-
- ネットワーク オン チップ ニ オケル カイロ メンセキ ト ハイセン コスト オ コウリョシタ チップナイ ツウシン コウゾウ サイテキカ ノ イチ シュホウ
- A method for optimizing communication architecture on Network-on-Chip considering chip size and wiring costs
- コンピュータシステム
- コンピュータ システム
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 107 (333), 1-6, 2007-11-20
東京 : 電子情報通信学会
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520009408366412544
-
- NII Article ID
- 110006533311
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL BIB ID
- 9294756
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles
